XC6SLX9-2FTG256C XILINX FPGA Spartan®-6 LX Family 9152 Cells เทคโนโลยี 45nm 1.2V 256-Pin FTBGA

คำอธิบายทั่วไป

ตระกูล Spartan®-6 มีความสามารถในการรวมระบบชั้นนำด้วยต้นทุนรวมต่ำสุดสำหรับแอปพลิเคชันปริมาณมากตระกูลสมาชิกทั้งสิบสามคนมีความหนาแน่นเพิ่มขึ้นตั้งแต่ 3,840 ถึง 147,443 ลอจิกเซลล์ โดยใช้พลังงานเพียงครึ่งเดียวของตระกูล Spartan รุ่นก่อน ๆ และการเชื่อมต่อที่รวดเร็วและครอบคลุมยิ่งขึ้นสร้างขึ้นจากเทคโนโลยีกระบวนการทองแดงที่ใช้พลังงานต่ำ 45 นาโนเมตร ซึ่งให้ความสมดุลของต้นทุน พลังงาน และประสิทธิภาพที่เหมาะสมที่สุด ตระกูล Spartan-6 นำเสนอลอจิกตารางค้นหา (LUT) 6 อินพุตแบบลงทะเบียนคู่ที่ใหม่และมีประสิทธิภาพยิ่งขึ้น และ บล็อกระดับระบบในตัวที่มีให้เลือกมากมายซึ่งรวมถึง 18 Kb (2 x 9 Kb) บล็อก RAM, สไลซ์ DSP48A1 รุ่นที่สอง, ตัวควบคุมหน่วยความจำ SDRAM, บล็อกการจัดการนาฬิกาแบบผสมที่ปรับปรุงแล้ว, เทคโนโลยี SelectIO™, บล็อกตัวรับส่งสัญญาณอนุกรมความเร็วสูงที่ปรับให้เหมาะสม, บล็อกปลายทางที่เข้ากันได้กับ PCI Express®, ขั้นสูง โหมดการจัดการพลังงานระดับระบบ ตัวเลือกการกำหนดค่าการตรวจจับอัตโนมัติ และการรักษาความปลอดภัย IP ที่ได้รับการปรับปรุงด้วย AES และการป้องกัน DNA ของอุปกรณ์คุณลักษณะเหล่านี้เป็นทางเลือกที่สามารถตั้งโปรแกรมได้ในต้นทุนต่ำสำหรับผลิตภัณฑ์ ASIC แบบกำหนดเองโดยใช้งานง่ายอย่างที่ไม่เคยมีมาก่อนSpartan-6 FPGA นำเสนอโซลูชั่นที่ดีที่สุดสำหรับการออกแบบลอจิกปริมาณมาก การออกแบบ DSP ที่เน้นผู้บริโภค และแอพพลิเคชั่นฝังตัวที่คำนึงถึงต้นทุนSpartan-6 FPGAs เป็นรากฐานซิลิกอนที่ตั้งโปรแกรมได้สำหรับแพลตฟอร์มการออกแบบเป้าหมาย ซึ่งนำเสนอส่วนประกอบซอฟต์แวร์และฮาร์ดแวร์แบบบูรณาการที่ช่วยให้นักออกแบบสามารถมุ่งเน้นไปที่นวัตกรรมได้ทันทีที่วงจรการพัฒนาเริ่มต้นขึ้น

สรุปคุณสมบัติของ Spartan-6 FPGA

• ตระกูล Spartan-6: • Spartan-6 LX FPGA: เพิ่มประสิทธิภาพลอจิก • Spartan-6 LXT FPGA: การเชื่อมต่อแบบอนุกรมความเร็วสูง • ออกแบบมาเพื่อต้นทุนต่ำ • บล็อกแบบบูรณาการที่มีประสิทธิภาพหลายตัว • การเลือกมาตรฐาน I/O ที่เหมาะสมที่สุด • แผ่นรองที่เรียงซ้อนกัน • สูง - แพ็คเกจที่พันด้วยลวดพลาสติกปริมาณมาก • พลังงานคงที่และไดนามิกต่ำ • กระบวนการ 45 นาโนเมตร ปรับให้เหมาะสมสำหรับต้นทุนและพลังงานต่ำ • โหมดไฮเบอร์เนตปิดไฟสำหรับพลังงานเป็นศูนย์ • โหมดระงับจะรักษาสถานะและการกำหนดค่าด้วยการปลุกแบบหลายพิน การปรับปรุงการควบคุม • แรงดันไฟฟ้าหลัก 1.0V ที่ใช้พลังงานต่ำ (LX FPGA, -1L เท่านั้น) • แรงดันไฟฟ้าหลัก 1.2V ประสิทธิภาพสูง (เกรดความเร็ว LX และ LXT FPGA, -2, -3 และ -3N) • SelectIO™ แบบหลายแรงดันและหลายมาตรฐาน ธนาคารอินเทอร์เฟซ • อัตราการถ่ายโอนข้อมูลสูงสุด 1,080 Mb/s ต่อ I/O ที่แตกต่างกัน • ไดรฟ์เอาต์พุตที่เลือกได้ สูงสุด 24 mA ต่อพิน • 3.3V ถึง 1.2VI/O มาตรฐานและโปรโตคอล • อินเทอร์เฟซหน่วยความจำ HSTL และ SSTL ราคาประหยัด • ร้อน การปฏิบัติตามข้อกำหนดของการแลกเปลี่ยน • อัตราการฆ่า I/O ที่ปรับได้เพื่อปรับปรุงความสมบูรณ์ของสัญญาณ • ตัวรับส่งสัญญาณอนุกรม GTP ความเร็วสูงใน LXT FPGA • สูงสุด 3.2 Gb/s • อินเทอร์เฟซความเร็วสูง ได้แก่ Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort และ XAUI • Integrated Endpoint block สำหรับการออกแบบ PCI Express (LXT) • รองรับเทคโนโลยี PCI® ราคาประหยัดที่เข้ากันได้กับข้อมูลจำเพาะ 33 MHz, 32- และ 64-บิต• สไลซ์ DSP48A1 ที่มีประสิทธิภาพ • การประมวลผลเลขคณิตและสัญญาณประสิทธิภาพสูง • ตัวคูณ 18 x 18 ที่รวดเร็วและตัวสะสม 48 บิต • ความสามารถในการวางท่อและเรียงซ้อน • พรีแอดเดอร์เพื่อช่วยแอปพลิเคชันตัวกรอง • บล็อกตัวควบคุมหน่วยความจำในตัว • DDR, DDR2, DDR3 และ LPDDR สนับสนุน • อัตราข้อมูลสูงถึง 800 Mb/s (แบนด์วิดธ์สูงสุด 12.8 Gb/s) • โครงสร้างบัสหลายพอร์ตพร้อม FIFO อิสระเพื่อลดปัญหาด้านเวลาในการออกแบบ • ทรัพยากรลอจิกมากมายพร้อมความจุลอจิกที่เพิ่มขึ้น • ตัวเลือก shift register หรือการสนับสนุน RAM แบบกระจาย • มีประสิทธิภาพ 6-input LUTs ปรับปรุงประสิทธิภาพและลดพลังงาน • LUT พร้อม dual flip-flops สำหรับแอพพลิเคชั่นไพพ์ไลน์ที่เป็นศูนย์กลาง • Block RAM ที่มีความละเอียดหลากหลาย • Fast block RAM พร้อมการเปิดใช้งานการเขียนไบต์ • บล็อก 18 Kb ที่สามารถตั้งโปรแกรมแยกเป็น 9 ตัวแยกกันได้ Kb block RAMs • Clock Management Tile (CMT) เพื่อประสิทธิภาพที่เพิ่มขึ้น • สัญญาณรบกวนต่ำ, การตอกบัตรที่ยืดหยุ่น • Digital Clock Managers (DCMs) ขจัดความเอียงของนาฬิกาและความผิดเพี้ยนของรอบการทำงาน • Phase-Locked ลูป (PLL) สำหรับการโอเวอร์คล็อกต่ำ • การสังเคราะห์ความถี่ด้วยการคูณ การหาร และการเปลี่ยนเฟสพร้อมกัน • เครือข่ายนาฬิกาทั่วโลกที่มีความเบ้ต่ำ 16 เครือข่าย • การกำหนดค่าอย่างง่าย รองรับมาตรฐานต้นทุนต่ำ • การกำหนดค่าการตรวจจับอัตโนมัติแบบ 2 พิน • แบบกว้างที่สาม - รองรับ SPI ปาร์ตี้ (สูงสุด x4) และ NOR flash • ฟีเจอร์ Xilinx Platform Flash ที่มี JTAG • รองรับ MultiBoot สำหรับการอัปเกรดระยะไกลด้วยหลายบิตสตรีม โดยใช้การป้องกันการเฝ้าระวัง • ความปลอดภัยที่เพิ่มขึ้นสำหรับการป้องกันการออกแบบ • ตัวระบุ DNA ของอุปกรณ์ที่ไม่ซ้ำสำหรับการตรวจสอบการออกแบบ • บิตสตรีม AES การเข้ารหัสในอุปกรณ์ขนาดใหญ่ • การประมวลผลแบบฝังตัวเร็วขึ้นด้วยโปรเซสเซอร์ซอฟต์โปรเซสเซอร์ MicroBlaze™ ราคาประหยัดที่ได้รับการปรับปรุง • IP ชั้นนำของอุตสาหกรรมและการออกแบบอ้างอิง